리셋 신호가 Low Active인 이유

 

 

리셋 신호가 99% 이상 Low Active로 설계되는 이유는? 회로 안정성과 구현의 용이성, 그리고 역사적인 배경 때문이다. 구체적으로 다음과 같다.

 

1. 전원 인가 시의 안정성

회로에 처음 전원이 공급될 때, 전압이 0V에서 목표 전압까지 올라가는 불안정한 구간에서는 신호가 자연스럽에 'Low' 상태에 머문다.

 

이 때 리셋 신호가 Low Active이면 칩은 전압이 완전히 안정될 때까지 안전하게 리셋 상태를 유지할 수 있다.

 

반면 칩이 High에서 리셋상태가 되고 Low에서 리셋이 해제된다면, 전원이 불안정한 초기 단계에서 리셋이 제대로 걸리지 않아 칩이 오작동할 위험이 있다.

 

 

 

2. 노이즈 내성

디지털 회로에서 일반적으로 GND(0V)는 회로의 기준 전위로 사용되며, High 레벨보다 전기적으로 더 안정적인 상태로 간주된다.

 

리셋은 시스템 동작을 즉시 중단시키는 매우 중요한 신호이므로, 신호를 확실히 GND로 끌어내려야만 리셋이 인가되도록 설계하는 것이 예상치 못한 노이즈에 인한 오동작을 줄이는 데 유리하다.

 

 

 

3. Wired-OR 구성 용이성

리셋을 Low Active로 설계하면, 여러 리셋 소스(ex. 리셋 버튼, PMIC, MCU 등)를 하나의 리셋 라인에 OR 구조로 합치기 쉽다.

리셋 라인은 Pull-up 저항으로 High 상태로 유지하고, 각 리셋 소스는 Open-Drain 방식으로 필요할 때만 GND로 신호를 당기도록 구성한다. 이 경우 어느 하나라도 리셋라인을 Low로 당기면 전체 시스템에 리셋에 리셋을 걸 수 있다. 이러한 구성을 Wired-OR 구조라고 하며, Low Active일 때 구현이 간단하고 직관적이다.

 

만약 High Active로 구현하려면 Push-Pull 출력으로 신호를 밀어올려야 하는 데, 이 때 Push-Pull 출력이 둘이상 묶이면 쇼트 위험이 생긴다.

 

 

4. 역사적 배경

과거에 널리 쓰였던 TTL(Transistor-Transistor Logic) 소자의 특성 때문이기도 하다.

 

TTL 소자는 입력 핀이 어디에도 연결되지 않고 Floating 상태일 때, 내부적으로 High로 인식하는 성질이 있다. 따라서 배선이 끊어지거나 접촉 불량이 발생하더라도 의도치 않게 리셋이 되는 상황을 방지하기 위해, 의도적으로 신호를 Low로 끌어내려야만 리셋이 되는 Low Active 방식이 표준 처럼 자리잡았다.

 

✓ 참고로 TTL 소자는 BJT 기반의 논리 회로 IC이며, CMOS 소자는 MOSFET 기반의 논리 회로 IC를 의미한다. 최근에는 전력효율과 집적도 때문에 대부분 CMOS 기반 로직이 사용되며, 순수 TTL 소자는 거의 사용되지 않는다.

 

 

 

요약 : 

리셋 신호를 Low Active로 설계하는 이유는 전원 인가 시의 불확실성을 제어하고, 노이즈로부터 시스템을 보호하며, 다수의 리셋 소스를 결합하기에 유리하기 때문이다.